

На правах рукописи

Елаев Евгений Валерьевич

**АВТОМАТИЗАЦИЯ ТЕСТОВОГО КОНТРОЛЯ ЦИФРОВЫХ
РАДИОЭЛЕКТРОННЫХ УСТРОЙСТВ**

Специальность: 2.3.3. – «Автоматизация и управление технологическими процессами и производствами»

АВТОРЕФЕРАТ

диссертации на соискание ученой степени
кандидата технических наук

Санкт-Петербург

2026

Работа выполнена в федеральном государственном бюджетном образовательном учреждении высшего образования «Санкт-Петербургский государственный университет»

Научный руководитель: **Овсянников Дмитрий Александрович**, заслуженный работник высшей школы Российской Федерации, доктор физико-математических наук, профессор, федеральное государственное бюджетное образовательное учреждение высшего образования «Санкт-Петербургский государственный университет», факультет прикладной математики – процессов управления, заведующий кафедрой теории систем управления электрофизической аппаратурой

Официальные оппоненты: **Ястребов Анатолий Павлович**, заслуженный работник высшей школы Российской Федерации, доктор технических наук, профессор, федеральное государственное автономное образовательное учреждение высшего образования «Санкт-Петербургский государственный университет аэрокосмического приборостроения», профессор кафедры Бизнес-информатики и Менеджмента

Доброскок Никита Александрович, кандидат технических наук, доцент, федеральное государственное автономное образовательное учреждение высшего образования «Санкт-Петербургский государственный электротехнический университет «ЛЭТИ» им. В.И. Ульянова (Ленина)», заведующий кафедрой систем автоматического управления

Ведущая организация: федеральное государственное автономное образовательное учреждение высшего образования «Московский физико-технический институт (национальный исследовательский университет)»

Защита диссертации состоится 19 мая 2026 г. в 11.00 на заседании диссертационного совета 24.2.385.09, созданного на базе федерального государственного бюджетного образовательного учреждения высшего образования «Санкт-Петербургский государственный университет промышленных технологий и дизайна», по адресу: 191186, Санкт-Петербург, ул. Большая Морская, д. 18, ауд. 437.

С диссертацией можно ознакомиться в библиотеке и на сайте федерального государственного бюджетного образовательного учреждения высшего образования «Санкт-Петербургский государственный университет промышленных технологий и дизайна» по адресу: 190068, Санкт-Петербург, Вознесенский пр., д. 46, <https://sutd.ru/nauka/dissertacii/>.

Автореферат разослан «__»_____ 2026 г.

Ученый секретарь
диссертационного совета 24.2.385.09
доктор технических наук, доцент

Сиротина Лидия Константиновна

Общая характеристика работы

Актуальность работы. Современные экономические условия и указания правительства Российской Федерации к развитию отечественной промышленности в целом и электроники в частности, выдвигают высокие требования к качеству выпускаемой продукции при организации высокотехнологичных производств радиоэлектронной аппаратуры. Это порождает высокие требования к автоматизированным системам технического контроля работоспособности устройств, как в рамках автоматизированных систем управления производством, так и в контексте задач обслуживания и ремонта дорогостоящих и сложных систем цифровых радиоэлектронных устройств (ЦРЭУ). Эффективная система технического контроля и диагностики должна обеспечивать многоступенчатую стратегию поиска неисправностей в радиоэлектронных системах с максимальной глубиной поиска, вплоть до компонентов.

Это привело к необходимости разработки новых способов создания программных и поведенческих моделей цифровых устройств, методов и алгоритмов, которые позволили бы автоматизировать процесс определения работоспособности, поиска неисправностей радиоэлектронных систем, функционал и предназначение которых неизвестны. Указанные задачи тестового контроля носят фундаментальный характер, их решение обеспечит научный подход к вопросам автоматизации построения тестовых и диагностических программ для радиоэлектронных систем. Это существенно позволяет не только значительно повысить качество серийно выпускаемой продукции, но и увеличить эксплуатационные характеристики радиоэлектронных изделий как гражданского, так и военного назначения.

Степень разработанности темы. Вопросу тестирования цифровых электронных устройств, посвящены работы таких ученых, как Lala P. K., Bergeron J., Thoulath B., Yin X. H., Xu C. F., Bushnell M. L., Панков Д. А., Увайсов С. У., Сулейманов С. П., Золоторевич Л. А., Мосин С. Г., Скобцов Ю. А., Скобцов В. Ю., Иванов И. А., Овсянников Д. А., Гришкин В. М., Михайлов А. Н., Лопаткин Г. С.. Однако, вопросам моделирования, методам и алгоритмам автоматизированного структурного тестирования уже произведенных устройств уделено недостаточно внимания.

Целью диссертационного исследования является разработка методов, алгоритмического и программного обеспечения автоматизированного тестового контроля сложных ЦРЭУ, оценивающих их работоспособность путем автоматизированной генерации входной тестовой последовательности сигналов и моделирование реакции объекта контроля (ОК) на них.

Для достижения поставленной цели, сформулированы следующие задачи.

Задачи диссертационной работы:

- выполнить анализ существующих методов и средств тестирования ЦРЭУ;
- разработать методы моделирования цифровых устройств, детализированные вплоть до уровня компонентов на основе математических моделей;
- разработать алгоритм автоматизированного создания проверяющей тестовой последовательности для цифрового ОК;
- разработать метод интеграции аналоговых узлов в имитационную модель ОК, используя их математическую модель;
- создать специализированное программное обеспечение, позволяющее автоматизировать процесс тестирования ЦРЭУ.

Научная новизна работы заключается в следующем:

- разработаны методы создания программных моделей компонентов радиоэлектронных систем на основе их технических описаний и математических моделей;
- разработан метод внедрения аналоговых узлов в имитационную модель ОК на основе их математических моделей;
- разработана и реализована в виде программного обеспечения технология формирования моделей входных воздействий, обеспечивающих реакцию всех компонентов системы и активизацию связей между ними;
- создан и реализован в виде программного модуля алгоритм автоматизированного тестирования ЦРЭУ, позволяющий определить работоспособность ОК;
- разработаны принципы моделирования цифровых систем, в состав которых входят элементы программируемой логики, при отсутствии доступа к конфигурирующей программе («прошивке»).

Теоретическая значимость работы состоит в разработке математического аппарата, алгоритма и методов, позволяющих автоматизировать тестирование цифровых устройств.

Практическая значимость результатов работы состоит в создании программного комплекса CRIT, позволяющего автоматизированно формировать адекватные тесты контроля качества для различных радиоэлектронных систем. Эти тесты предназначены для работы в комплексе с установками тестового контроля, выпускаемыми отечественной промышленностью такими как УТК-512 и Скат-Ц. Указанные установки используются на ряде отечественных промышленных предприятий.

Методы исследования: в работе используются численные методы, методы автоматизации технологических процессов, информационные технологии, методы нейронных сетей, структурный анализ, декомпозиция. **Методологической основой** являются компьютерные технологии и математическое моделирование.

Основные положения, выносимые на защиту:

- метод формирования программных моделей цифровых микросхем в контексте задач тестирования;
- метод интегрирования нецифровых аналоговых компонентов в объект контроля, путем программной реализации их математических моделей функционирования;
- интерфейсный метод и алгоритм автоматизированного построения тест-программ;
- компьютерная технология интерфейсного метода, интегрированная в программный комплекс CRIT, автоматизирующая процесс построения тест-программ.

Достоверность полученных результатов подтверждается практическим путем при тестировании цифрового объекта контроля на основе предложенных подходов, алгоритма и методов, с использованием программного комплекса CRIT.

Апробация материалов диссертации в работах. Результаты, полученные автором, докладывались на научных конференциях: 2014 International conference on computer technologies in physical and engineering applications (ICCTPEA); Четвертой конференции «Информационные технологии на службе оборонно-промышленного комплекса России 2015»; “Huawei” Company Seminar “Open Day” 2019; MWENT-2018 (Moscow Workshop on Electronic and Networking Technologies).

Результаты диссертационной работы, подтвержденные соответствующими **актами внедрения**, используются в производственной деятельности АО «Производственная компания «Специальные Инновационные Технологии»», а также в учебном процессе факультета ПМ-ПУ СПбГУ.

Результаты опубликованы соискателем, в том числе в рецензируемых научных изданиях из «Перечня ВАК». По материалам диссертации опубликовано в общей сложности 13 работ, в том числе получено 1 свидетельство о регистрации программы на ЭВМ. В журналах ВАК, соответствующей специальности – 4 работы; в изданиях, индексируемых в международных базах данных (Scopus, Web of Science) – 3 работы.

Соответствие паспорту научной специальности. Диссертационное исследование проведено в соответствии с п.2 «Автоматизация контроля и испытаний» и п.15 «Теоретические основы, методы и алгоритмы диагностирования (определения работоспособности, поиск неисправностей и прогнозирования) АСУТП, АСУП, АСПП

и др.», паспорта научной специальности **2.3.3.- «Автоматизация и управление технологическими процессами и производствами».**

Структура работы. Диссертационная работа состоит из введения, трех глав, заключения, списка литературы, содержащего 124 наименований, списка сокращений, списка иллюстративного материала, 6 приложений. Общий объем диссертации составляет 128 страниц, включая 36 рисунков и 8 таблиц.

Содержание работы

Во введении обоснована актуальность темы исследования, формулируются цели работы и положения, выносимые на защиту, приведены основные результаты, их новизна и практическая ценность.

В первой главе приведен анализ имеющихся способов и технологий тестирования ЦРЭУ, представлен метод формирования моделей цифровых микросхем и метод интегрирования нецифровых аналоговых компонентов микросхемы в модель ОК с учетом специфики задач тестирования.

Ввиду того, что ремонт тестируемых изделий осуществляется путем замены неисправных компонентов и/или восстановления связей между ними, то для эффективного решения задачи моделирования ЦРЭУ необходимо разрабатывать модели, детализированные вплоть до уровня компонентов. Таким образом, разрабатывается математическая модель компонентов, затем она реализуется программным способом с использованием языков VHDL или Verilog HDL.

Были выявлены некоторые особенности составления моделей в контексте задачи тестового контроля, предложены два равноправных метода: интеграционный метод и функциональный метод.

Функциональный метод. В соответствии с этим подходом, на основе анализа информации об алгоритмах функционирования элемента и его типовых операциях, составляется математическая модель элемента, которая реализуется программно.

Однако при моделировании цифровой микросхемы для задач тестирования (но не проектирования), существует ряд требований к самой модели: при моделировании элемента не учитывать и не реализовывать задержки, отражающие время срабатывания физического элемента, однако учитывать задержки, вызванные особенностью проектирования элемента; не производить предустановку элемента конкретным значением сигнала, если в техническом описании нет соответствующих указаний; при наличии запрещенных состояний работы элемента, описывать их отдельным циклом или командой, но при тестировании объекта контроля, избегать подачу сигнала, вызывающую работу в запрещенном режиме; каждую функциональную операцию,

выполняемую элементом, описывать отдельным циклом или командой; при выборе способов выполнения операции присваивания приоритет отдается оператору непрерывного присваивания («assign»), а не циклом с оператором «always»; выходные переменные («output») элемента не объединять в шину данных .

К преимуществам данного метода можно отнести: краткость и лаконичность программного кода; отсутствие потребности в базе данных компонентов для составления программной модели элементов; снижение времени создания модели и вероятности ошибки.

Недостатками являются: невозможность создания модели, при отсутствии описания работы микросхемы (зачастую информация ограничивается функциональной схемой); невозможность учесть недокументированные возможности; требование продвинутого владения Verilog и высоких аналитических навыков.

Интеграционный метод. Суть метода заключается в реализации подходов восходящего проектирования, в соответствии с которым сначала решаются задачи более низкого уровня иерархии, а затем осуществляется переход к задачам последующего (более высокого) уровня.

Всё многообразие цифровых устройств имеет свою иерархическую структуру, элементы более высокого уровня иерархии состоят из элементов более низкого уровня. К микросхемам высокого уровня иерархии относятся: микросхемы запоминающих устройств (ОЗУ, ПЗУ), комбинаторные микросхемы, последовательные микросхемы. К низшему уровню иерархии цифровых устройств относятся цифровые логические элементы, которые реализуют простейшую логическую операцию (булеву функцию) над входными сигналами.

Основная идея метода состоит в том, чтобы используя оцифрованные микросхемы более низкого уровня иерархии, которые описываются простейшими математическими моделями, и программные возможности сред проектирования, создавать программные модели элементов более высокого уровня иерархии, на основе их структурной декомпозиции и взаимосвязей простейших элементов в них. При этом, элементы высокого уровня иерархии описываются значительно более сложными математическими моделями.

Для наглядности рассматривается широкоизвестный объект класса «триггер» элемент 1533ТМ2, как показано на функциональной схеме элемента (Рис. 1), состоит из 6 объектов класса «логический элемент», математическая модель, которого представляет собой булеву функцию $o = \overline{l_1 * l_2 * l_3}$. Используя эту математическую модель,

оцифровывается сначала логический элемент, а затем создается уже программная модель самого триггера, визуальное представление данной модели показано на рисунке (Рис. 1).




Рис. 1 – Схемы триггера 1533TM2 функциональная (а) и ее визуальное представленные в оцифрованном виде (б).

К преимуществам данного метода относятся: гарантированное получение синтезабельной модели (вероятность логической ошибки минимальна); использование простейших математических моделей, гарантирующих простоту реализации; возможность учесть, особенности алгоритма работы элемента, не указанные в описании, но отраженные в схемном решении; отсутствие необходимости высоких компетенций в схемотехнике и навыков владения языком Verilog.

Недостатками являются: сложно воспринимаемая структура программного кода; времязатратность метода; необходимость наличия базы реализованных компонентов более низкого уровня иерархии, для моделирования микросхем более высокого уровня.

Также в первой главе разработан метод интегрирования аналоговых узлов в модель объекта контроля путем программной реализации их математических моделей функционирования. Для этого, с учетом функциональности аналоговых элементов, создается математическая модель этих компонентов, описывающая их влияние на изменение характеристик сигнала при прохождении через эти аналоговые компоненты. В ходе моделирования цифрового устройства, программно создаются «мнимые (виртуальные)» элементы, заменяющие функциональный узел аналоговых компонентов.

Реализованные с помощью аналоговых компонентов функциональные цифровые узлы отличаются большим разнообразием. Поэтому большое количество случаев разобрано непосредственно в работе. Рассмотрим в качестве примера управляемый одноразрядный




Рис. 2 – Замена управляемого повторителя, реализованного на нецифровых компонентах, на фиктивный элемент FVT

повторитель цифрового сигнала с третьим состоянием. На рисунке (Рис.2) приведена его схемотехническая реализация, взятая из принципиальной схемы устройства. Этот управляемый повторитель реализован на базе шинного

формирователя 1102АП8, схемы И-НЕ с открытым коллектором 539ЛА9, транзистора, трех резисторов и фильтрующего конденсатора. Математическая модель данного узла:

$$s_output = s_input, \quad \text{при } s_control = 0, \quad (1)$$

$$s_output = 1'bz, \quad \text{при } s_control = 1. \quad (2)$$

Здесь $s_control$, s_input - соответственно управляющий и информационный входные сигналы фиктивного элемента, $1'bz$ - состояние высокого импеданса, s_output - выход фиктивного элемента. При коррекции исходной схемы устройства рассмотренный узел заменяется на фиктивный элемент FVT, выполняющий те же функции (Рис. 2).

Вторая глава посвящена технологии создания тестов, подходам к формированию моделей ЦРЭУ с элементами программируемой логики, при отсутствии доступа к конфигурирующей программе. В этой же главе разрабатывается метод автоматизированной генерации проверяющей тестовой последовательности для задач тестового контроля цифровых устройств. Приводится описание разработанного программного комплекса CRIT, реализующего данные подходы, метод и алгоритм.

Тестом ЦРЭУ будем называть совокупность заранее определённых воздействий на его входы и результат соответствующих ответов устройства на выходах. В качестве числовой характеристики, определяющей успешность проверяющей

последовательности, выступает тестовое покрытие P , под ним понимается процентное отношение активированных сигнальных линий N_{act} в процессе проведения теста к полному количеству всех сигнальных линий N , которые содержатся в устройстве

$$P = (N_{act}/N)100. \quad (3)$$

Важно отметить, что в системе критерием покрытия является покрытие по переключению. Это означает необходимость осуществления последовательного переключения сигнальной линии хотя бы один раз.

Система создает модель проверяющей тестовой последовательности, основываясь на интерфейсном методе. В его основе лежит дифференцированный подход к рассмотрению ОК и составлению тестовой последовательности. В рамках этого метода в схемном решении, исходя из иерархии функциональной сложности элементов, логики их работы и способах взаимодействия с соседними элементами, выделяются типовые функциональные (структурные) «блоки», называемые также логическими интерфейсами. Элементы класса цифровых микросхем высокого уровня иерархии называются «корневыми» элементами, связанные с ними в рамках одного структурного блока элементы становятся управляющими (как правило, это логические элементы и комбинационные микросхемы). В этом случае входные тестовые воздействия строятся на базе типовых операций присущих корневому элементу интерфейса, и тестовая последовательность подбирается таким образом, чтобы проверить работоспособность и функциональность корневого элемента, находящегося в основе блока.

Функциональные блоки (интерфейсы) представляют собой совокупность цифровых микросхем, взаимодействующих между собой. Такой блок можно для наглядности представить как многослойную нейронную сеть (Рис. 3), где корневой элемент B_n это выходной слой, а входы устройства I_1, I_2, I_3 это входной слой. Теперь рассмотрим задачу подбора проверяющей тестовой последовательности для интерфейса, как некий аналог метода обратного распространения ошибок при обучении нейронной сети. Нам известна проверяющая последовательность для нашего корневого элемента B_n , то есть известна числовая комбинация, которая должна быть на выходе элемента, и соответственно, на входе элемента. Начинается подбор входных тестовых

воздействий от конца к началу от B_n к B_{n-1}^1 и от B_n к B_{n-1}^2 , то есть от выходного слоя к предыдущему. Исходя из этого, сначала подбираются входные воздействия для компонентов интерфейсного блока B_{n-1}^1 и B_{n-1}^2 так, чтобы в результате моделирования




Рис. 3 – Схематическое представление интерфейса, на подобии нейронной сети

реакции этих компонентов на данную последовательность на вход корневого элемента B_n пришла нужная для него проверяющая последовательность. Повторяем данную операцию на последующие слои, пока входная

последовательность не будет полностью сформирована. Данные манипуляции называются активацией интерфейса.

Таким образом, в ходе программной реализации команд интерфейса, сохраняется совокупность сигналов, проверяющих элементы интерфейса, находящиеся раньше корневого элемента. На основе таких сохраненных комбинаций, обеспечивающих на выходе проверяемого элемента значение "0" (логического нуля) или "1" (логической единицы), создаются необходимые тестовые последовательности для проверки последующих элементов интерфейса, в том числе и для элемента, лежащего в основе блока. Более детально и подробно принцип описан в работе на примере.

Рассмотрим алгоритм, позволяющий провести тестирование ЦРЭУ в автоматизированном режиме с использованием интерфейсного метода:

1. Разрабатывается программная модель ОК в специализированной САПР, поддерживающей Verilog.
2. Осуществляется разделение объекта на интерфейсы, и выбор их корневого элемента.
3. Для корневого элемента интерфейса составляется проверяющая тестовая последовательность.
4. Осуществляется активация интерфейса так, чтобы на корневой элемент пришла нужная проверяющая его комбинация, устанавливается и запоминается, какая последовательность взаимосвязанных сигналов обеспечивает корневому элементу

на каждом его выходе уровень сигнала, соответствующий «логическому нулю» или «логической единице» с целью использования ее в дальнейшем.

5. Рассматривая устройство как набор интерфейсов, взаимодействующих между собой, снова обращаемся к аналогии нейронной сети (Рис. 3) и подходу, разобранному выше, только теперь, оперируя не компонентами устройства, а интерфейсами в целом, аналогично находим тестовую последовательность для всего объекта контроля. Проверяющие последовательности для каждого интерфейса были найдены на предыдущем этапе. Важно отметить, что такие последовательности определены неоднозначно, что допускает некоторые вариации. Перебираем такие возможные комбинации с целью максимизации критерия покрытия $P(3)$, находим оптимальную, она и будет проверяющей тестовой последовательностью.

Таким образом, работа посвящена технологии общего тестирования ЦРЭУ, разработанные методы и принципы позволяют тестировать практически любые цифровые структуры, за исключением ЦРЭУ, в состав которых входят элементы программируемой логики. Для этих структур при отсутствии доступа к конфигурирующей программе («прошивке») разработаны принципы и подходы к моделированию, описаны плюсы и минусы каждого из них. К таким подходам относятся: создание полной функциональной модели элемента; создание усеченной модели; создание модели-"заглушки".

При этом следует отметить, что современные программируемые СБИС (Xilinx, Altera и им подобные), используемые для реализации того или иного функционала, программируются с помощью соответствующих функциональных и поведенческих моделей на HDL языках. Если разработчик открывает доступ к этим моделям или подробно описывает их функциональность, то изделия, содержащие такие компоненты, также можно протестировать в рамках предлагаемой технологии.

Система CRIT представляет собой программу для автоматизированного создания тестов для ЦРЭУ разных типов. В ней интегрированы среда моделирования, база данных моделей цифровых элементов, встроены поддержка логических интерфейсов, средства анализа и визуализации результатов. Создание модели тестовой последовательности автоматизированно выполняется системой на основе информации, полученной от пользователя, который работает с системными инструментами, поддерживающими

логические интерфейсы. По окончании моделирования системой формируется файл результатов с временными последовательностями состояний всех сигнальных линий устройства, который и является тест-программой. Для данного программного комплекса получено свидетельство о государственной регистрации программы для ЭВМ.

В третьей главе на примере тестирования ЦРЭУ, содержащей компараторы, дешифраторы, буферные регистры и другие элементы средней степени интеграции, показана эффективность предложенных методов, алгоритма и программного комплекса CRIT. Следует отметить, что широкая номенклатура ЦРЭУ различной степени интеграции выпускается промышленностью и нуждаются как в тестовом контроле, так




Рис. 4 – Представление анализа результатов тестирования объекта

и в ремонте в ходе эксплуатации. При моделировании ЦРЭУ используется функциональный метод создания моделей микросхем. На этапе создания тест-программы используется интерфейсный метод и его программная реализация в рамках САПР CRIT. Интерфейсы были выбраны так, что их корневыми элементами были: компаратор, предназначенный для сравнения 4-разрядных двоичных чисел, буферный регистр, дешифратор четырех разрядного двоичного кода. Файл результатов тестирования, включающий в себя временные последовательности состояний всех сигнальных линий устройства, является тестовой программой. Визуализация такого файла приведена в работе. Как видно из анализа результатов тестового покрытия (Рис. 4) общее покрытие составляет 97,93 %. Оно удовлетворяет заявленным требованиям и является максимальным, т.к. большей величины покрытия достичь невозможно из-за особенностей схемного решения устройства (на некоторых сигнальных линиях невозможно изменить значение сигнала). После того как получен тест с удовлетворительным покрытием, осуществляется отладка теста на установке тестового контроля УТК-512 с использованием непосредственно

самого теста и эталонного объекта контроля, подключенного к данной установке. В случае корректного прохождения теста на УТК-512, тестовая последовательность признается корректной для дальнейшего использования. Прогон написанного теста на УТК-512 показал его исправность, значит, поставленную задачу можно считать выполненной.

Заключение

В диссертационном исследовании решена актуальная задача по разработке методов, алгоритмического и программного обеспечения автоматизированного тестового контроля сложных ЦРЭУ. Получены следующие результаты:

1. Проведен анализ существующих методов и средств тестирования цифровых устройств. Сделан вывод о необходимости автоматизации процесса формирования моделей тестовых воздействий, которые бы обеспечивали адекватный контроль и диагностику сложных ЦРЭУ.
2. Созданы методы формирования моделей цифровых устройств с учетом особенностей задачи тестового контроля, для каждого метода разобраны преимущества и недостатки.
3. Разработан метод внедрения аналоговых узлов в имитационную модель ОК на основе их математических моделей. Детально разобраны наиболее часто встречающиеся случаи, такие как компараторы, транзисторные переключатели и т.п.
4. Разработаны подходы к формированию моделей ЦРЭУ с элементами программируемой логики, при отсутствии доступа к конфигурирующей программе («прошивке»), описаны плюсы и минусы каждого из них.
5. Разработан интерфейсный метод автоматизированного построения тестовых программ, как аналог метода обратного распространения ошибки при обучении нейронной сети, детально разобранный на примере. Разработан алгоритм, позволяющий провести тестирование радиоэлектронного устройства в автоматизированном режиме с использованием интерфейсного метода.
6. Разработано «Программное обеспечение комплексной разработки инструментальных тестов цифровых устройств CRIT». В него интегрирована компьютерная технология, реализующая интерфейсный метод тестирования и автоматизирующая процесс построения тест- программ.

7. Разработанная компьютерная технология была использована для проведения полного цикла создания теста достаточно сложного цифрового устройства. При этом осуществлено тестирование цифрового устройства с использованием всех предложенных технологий, методов и алгоритма. В результате была достигнута требуемая полнота теста. Результат был подтвержден при тестировании экземпляра указанного устройства с использованием установки тестового контроля (УТК-512).

Перспективы дальнейшей разработки темы исследования заключаются в развитии рассмотренных в работе подходов тестирования ЦРЭУ, с элементами программируемой логики, при отсутствии информации о конфигурирующей программе.

Список публикаций по теме диссертации

Публикации в журналах, рекомендованных ВАК, соответствующей специальности

1. **Елаев, Е. В.** Система комплексной разработки тестов цифровых устройств (crit) / Е. В. Елаев // Вестник Санкт-Петербургского государственного университета технологии и дизайна. Серия 1: Естественные и технические науки. – 2023. – № 4. – С. 122-127.

2. Машинский, Н. С. Генерация тестовых воздействий для диагностики цифровых электронных систем / Н. С. Машинский, **Е. В. Елаев** // Вестник Санкт-Петербургского государственного университета технологии и дизайна. Серия 1: Естественные и технические науки. – 2017. – № 4. – С. 41-45.

3. **Елаев, Е. В.** О методике создания поведенческих моделей цифровых объектов тестового контроля / Е. В. Елаев // Вестник Санкт-Петербургского государственного университета технологии и дизайна. Серия 1: Естественные и технические науки. – 2016. – № 3. – С. 17-23.

4. **Елаев, Е. В.** Интерфейсный метод автоматизированной генерации тестовых воздействий для цифровых радиоэлектронных объектов контроля / Е. В. Елаев // Вестник Санкт-Петербургского государственного университета технологии и дизайна. Серия 1: Естественные и технические науки. – 2015. – № 4. – С. 19-24.

Публикации в сборниках трудов конференций, индексируемых в базах Web of Science и Scopus

5. Grishkin, V. M. Automated test development system for digital devices / V. M. Grishkin, D. A. Ovsyannikov, N. S. Maschinskiy, **Y. V. Yelaev** // Moscow Workshop on Electronic and Networking Technologies, MWENT 2018 - Proceedings : 1, Moscow, 14–16 марта 2018 года. Vol. 2018-March. – Moscow, 2018. – P. 1-4.

6. Grishkin, V. Interface Method of Digital Devices Testing / V. Grishkin, **Y. Yelaev**, G. Lopatkin [et al.] // Tenth International Vacuum Electron Sources Conference (IVESC) & Second International Conference on Emission Electronics (ICEE), Санкт-Петербург, 30.06 – 04.07. 2014 года. – Санкт-Петербург: Institute of Electrical and Electronics Engineers, 2014. – P. 107-108.

7. Melnik, V. I. Methods of modeling of the test inputs for analysis the digital devices / V. I. Melnik, A. N. Mikhailov, **Y. V. Yelaev** [et al.] // 2014 International conference on computer technologies in physical and engineering applications (ICCTPEA) : Editor: E. I. Veremey, Санкт-Петербург, 30.06 – 04.07.2014 года / Санкт-Петербургский государственный университет; IEEE (IEEE Catalog number CFP14BDA-USB). – Санкт-Петербург: Издательство Санкт-Петербургского государственного университета, 2014. – P. 112-113.

Свидетельство о государственной регистрации программы для ЭВМ

8. Свидетельство о государственной регистрации программы для ЭВМ № 2017612352 Российская Федерация. "Программное обеспечение комплексной разработки инструментальных тестов цифровых устройств" (CRIT) : № 2016664716: заявл. 28.12.2016: опубл. 20.02.2017 / В. М. Гришкин, Д. А. Овсянников, Г. С. Лопаткин, **Е. В. Елаев**; заявитель Общество с ограниченной ответственностью «Центр информационно-диагностических систем СПбГУ» (ООО «Центр ИНДИС СПбГУ»).

Прочие публикации

9. **Елаев, Е. В.** Подходы к моделированию микропроцессоров для построения контрольно-диагностических тестов / Е. В. Елаев, Ю. Л. Степанов, В. В. Ферсенков // Процессы управления и устойчивость. – 2015. – Т. 2, № 1. – С. 398-403.

10. Машинский, Н. С. Моделирование сложных цифровых устройств с целью их тестирования / Н. С. Машинский, **Е. В. Елаев**, П. А. Федюкович // Процессы управления и устойчивость. – 2015. – Т. 2, № 1. – С. 452-457.

11. Федюкович, П. А. Формирование тестовых последовательностей с помощью SAT-решателя / П. А. Федюкович, **Е. В. Елаев**, Н. С. Машинский, В. М. Гришкин // Процессы управления и устойчивость. – 2015. – Т. 2, № 1. – С. 521-526.

12. Степанов Ю. Л. Развитие программной среды "ЯСТЕК" и ее использование при написании тестовых программ для цифровых модулей / Ю. Л. Степанов, В. М. Гришкин, **Е. В. Елаев**, П. А. Федюкович // Вопросы радиоэлектроники. – 2015. – № 2. – С. 198-205.

13. Гусев, О. А. Автоматизация генерации тестовых воздействий для комбинационных цифровых схем / О. А. Гусев, **Е. В. Елаев**, Н. С. Машинский, А. Нуракунов // Процессы управления и устойчивость. – 2016. – Т. 3, № 1. – С. 389-393.